- Gehalt
- Nicht angegeben
- Remote
- Nicht angegeben
- Senioritätsstufe
- Erfahren
- Schwedisch
- Nicht angegeben
- Visum oder Umzug
- Nicht erwähnt
- Anstellungsart
- Heltid · Tills vidare
- Veröffentlicht
- 13.08.2026
- Bewerbungsfrist
- 10.11.2026
Kurzfakten werden automatisch aus dem Anzeigentext extrahiert und können Fehler enthalten. Maßgeblich ist die Anzeige bei der Quelle.
Kurz gesagt
Nexer Telescope sucht Ingenieure für die ASIC- und FPGA-Verifikation in Lund. Im Mittelpunkt stehen umfassende Kenntnisse in SystemVerilog, UVM, C, VHDL sowie Hardware-Design.
In der Anzeige genannte Skills
Original-Anzeige
Job Description
Scope:
Verification planning, specification, and Verification environment (creation / adaptation / maintenance)
Test case creation & execution
Requirements:
Experience in FPGA/ASIC Top-Level Verification
Excellent skills in SystemVerilog and UVM
Experience in Emulation
Strong skills in C and VHDL
Experienced in Hardware design / systemization
Good skills in working with UNIX and/or Linux
Good to have:
Excellent skills in several standard interfaces, such as Ethernet, I3C, SPI, SGMII, CPRI etc
Excellent skills in AMBA design, AXI, AHB, APB
Formal verification
High level synthesis
Scripting skills using eg Python, TCL and / or Perl
Agile
Källa: Platsbanken (Arbetsförmedlingen), öppna data · Quelle ↗ · Diese Anzeige melden